De academici achter een nieuwe variant op CMOS zeggen een manier te hebben gevonden waardoor chips maar liefst zeven keer sneller worden, terwijl ze slechts een dertigste van de energie verbruiken. Dat kan door af te stappen van de rigide logica van de huidige op CMOS-gebaseerde chips, zo zeggen de onderzoekers Krishna Palem en Yeo Kiat Seng van de Nanyang Technische universiteit van Singapore.

De twee presenteerden hun PCMOS (Probalistic CMOS)-techniek gisteren op het International Solid-State Circuits Conference (ISSCC) in San Francisco. De universiteit heeft, mede gefinancierd door Intel, een applicatiespecifieke encryptiechip ontworpen op basis van dit PCMOS-principe.

Crux van het onderzoek was het oplossen van het probleem van de storing die de elektrische spanning veroorzaakt met het signaal in de transistors, naarmate de chips kleiner worden. Bij de huidige chips wordt dit volgens de wetenschappers opgelost door het signaal te versterken, maar dat zorgt ervoor dat een kleine chip veel stroom vreet.

De PCMOS-chip gooit het over een andere boeg door een ander logisch model, waarbij genoegen wordt genomen met fouten die door eventuele storingen worden veroorzaakt. Met deze op kansrekening gebaseerde aanpak hoeft de elektrische storing niet gecompenseerd te worden, en kunnen flinke energiebesparingen worden gemaakt, zo is het idee. De chip is ook nog eens een factor zeven sneller, wederom omdat het niet zo nauw luistert.

Dat werkt goed voor bijvoorbeeld mobieltjes en grafische kaarten. Beeldimperfecties worden bijvoorbeeld dikwijls door het menselijk brein onderdrukt. Ook in de cryptografie zijn toepassingen denkbaar, omdat veel algorithmes juist met willekeurige fouten werken om de versleuteling moeilijker kraakbaar te maken. Maar voor bedrijfskritische applicaties zal de techniek dus niet geschikt zijn. Bron: Techworld