Onder de codenaam 'Yellowstone' heeft Rambus twee jaar aan de ontwikkeling van de techniek gewerkt. Volgens Dave Mooring, directeur van Rambus, was het noodzakelijk om tot een snelheidsverbetering te komen om gelijke tred te houden met de steeds sneller wordende processors die bijna elke maand op de markt verschijnen. Hij maakte dit nieuws bekend op het Rambus Developer Forum dat deze week in in San Jose, Californië plaatsvindt. Wanneer de Yellowstone-techniek toegepast zal worden, kon Mooring nog niet zeggen. De techniek zal doorvoersnelheden van processors tot 3,2 GHz aankunnen. Rambus denkt dat binnen afzienbare tijd te kunnen oprekken naar 6,4 GHz-processors. "Het ziet er naar uit dat in de toekomst processors uitgerust zullen worden met de geheugeninterface op de chip zelf", zegt Mooring. "Yellowstone kan een oplossing zijn voor high Level 3 cache." Intel heeft al aangekondigd dat het vanaf volgend jaar bij de lancering van de 64-bit McKinley processor Level 3 cache op de chip wil gaan gebruiken. Deze techniek is nog niet beschikbaar op Intels huidige 64-bit Itanium-processor.